PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-324843

(43) Date of publication of application: 08.11.2002

(51)Int.Cl.

H01L 21/822 H01L 21/8244 H01L 27/04 H01L 27/11

(21)Application number: 2001-128664

(71)Applicant: HITACHI LTD

(22)Date of filing:


26.04.2001

(72)Inventor: MITANI SHINICHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURING METHOD (57) Abstract:

PROBLEM TO BE SOLVED: To form a capacitor for noise reduction measure superior in transition response at excellent yield.

SOLUTION: A capacitor insulation film CZ is formed by accumulating a silicon nitride film on wiring Ma applying power source electric potential (VDD) and wiring Mb applying ground electric potential (GND), tungsten films are accumulated on the capacitor insulation film CZ, and a floating electrode FE is formed by etching. The floating electrode FE is extended on the wirings Ma, Mb in a divided state. Power source noise can be reduced with capacitors Ca1, Ca2 comprising the wirings Ma, Mb, the capacitor insulation film CZ and the floating electrode FE. In addition, since the floating electrode FE is divided, the yield can be improved.



LEGAL STATUS

[Date of request for examination]

11.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-324843 (P2002-324843A)

(43)公開日 平成14年11月8日(2002.11.8)

(51) Int.Cl.7		識別記号	FI		Ť	·-7]-ド(参考)
H01L	21/822		H01L	27/04	С	5 F O 3 8
	21/8244			27/10	381	5 F O 8 3
	27/04	•		27/04	D	
	27/11					

審査請求 未請求 請求項の数23 OL (全 29 頁)

(21)出願番号	特願2001-128664(P2001-128664)	(71)出顧人	000005108
			株式会社日立製作所

(22) 出願日 平成13年4月26日(2001.4.26) 東京都千代田区神田駿河台四丁目6番地

(72)発明者 三谷 真一郎 東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001 弁理士 筒井 大和

最終頁に続く


(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 過渡応答が良いノイズ低減対策用のキャパシ タを歩留まり良く形成する。

【解決手段】 電源電位(VDD)が印加される配線Maおよび接地電位(GND)が印加される配線Mb上に室化シリコン膜を堆積することによりキャパシタ絶縁膜CZを形成し、このキャパシタ絶縁膜CZ上にタングステン膜を堆積し、エッチングすることによりフローティング電極FEを形成する。このフローティング電極FEは、配線MaおよびMb上に、分割された状態で延在している。この配線Ma、Mb、キャパシタ絶縁膜CZおよびフローティング電極FEからなるキャパシタCalとCa2により電源ノイズを低減することができる。また、フローティング電極FEを分割したので、歩留まりの向上を図ることができる。





【特許請求の範囲】

【請求項1】 半導体基板の上部に形成された電源配線 および接地配線を有する半導体集積回路装置であって、 前記電源配線および接地配線上に形成された絶縁膜と、 前記電源配線および接地配線上に前記絶縁膜を介して延 在するよう形成された導電性膜であって、前記電源配線 および接地配線と電気的に接続しない導電性膜と、

1

を有し、前記電源配線、接地配線、導電性膜および絶縁 膜とで容量素子を構成したことを特徴とする半導体集積 回路装置。

【請求項2】 半導体基板の上部に形成された電源配線 および接地配線と、

前記電源配線および接地配線上に形成された誘電体膜 と、

前記電源配線および接地配線上に前記誘電体膜を介して 延在するよう形成された浮遊導電性膜と、

を有することを特徴とする半導体集積回路装置。

【請求項3】 前記導電性膜は、金属膜であることを特 徴とする請求項1又は2記載の半導体集積回路装置。

【請求項4】 前記絶縁膜は、酸化タンタル膜又は窒化 20 シリコン膜であることを特徴とする請求項1又は2記載 の半導体集積回路装置。

【請求項5】 前記電源配線および接地配線は、前記半 導体基板上の層間絶縁膜上に形成された配線であること を特徴とする請求項1又は2記載の半導体集積回路装

【請求項6】 前記電源配線および接地配線は、前記半 導体基板上の絶縁層の主表面に形成された埋め込み配線 であることを特徴とする請求項1又は2記載の半導体集 積回路装置。

【請求項7】 前記電源配線、接地配線および導電性膜 は、第1の方向に延在し、前記導電性膜は、前記第1の 方向と直交する第2の方向に、複数に分割されて配置し ていることを特徴とする請求項1又は2記載の半導体集 積回路装置。

【請求項8】 前記電源配線および接地配線は、第1の 方向に延在し、前記第1の方向に、複数に分割されて配 置していることを特徴とする請求項1又は2記載の半導 体集積回路装置。

め込み配線の外周は銅拡散防止膜で覆われ、

前記埋め込み配線上の銅拡散防止膜は、前記絶縁膜であ ることを特徴とする請求項6記載の半導体集積回路装 置。

【請求項10】 半導体基板の上部に第1の導電性膜を 堆積し、パターニングすることによって、平走する電源 配線および接地配線を形成する工程と、

前記電源配線および接地配線上に絶縁膜を形成する工程 と、

前記絶縁膜上に第2導電性膜を堆積し、パターニングす 50 と、

ることによって前記電源配線および接地配線上に前記絶 縁膜を介して延在する浮遊電極を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方

法。 【請求項11】 前記電源配線、接地配線および浮遊電 極は、第1の方向に延在するよう形成され、前記浮遊電

極は、前記第1の方向と直交する第2の方向に、複数に 分割されて配置するよう形成されることを特徴とする請 求項10記載の半導体集積回路装置の製造方法。

【請求項12】 それぞれのゲート電極とドレインとが 交差接続された一対のnチャネル型MISFETを構成 要素とするメモリセルを有する半導体集積回路装置であ

前記一対のnチャネル型MISFET上に形成された層 間絶縁膜と、

前記一対のnチャネル型MISFETのゲート電極とド レインとを接続する第1および第2の導電層と、

前記第1および第2の導電層上に形成された容量絶縁膜 ٦.

前記容量絶縁膜上に形成され、第1および第2の導電層 上に前記容量絶縁膜を介して延在するよう形成された第 3の浮遊導電層と、

を有することを特徴とする半導体集積回路装置。

【請求項13】 前記第1および第2の導電層は、前記 層間絶縁膜中の接続孔内であって、前記ゲート電極から ドレインまで延在する接続孔内に形成されていることを 特徴とする請求項12記載半導体集積回路装置。

【請求項14】 前記メモリセルは、前記一対のnチャ ネル型MISFETの他、一対の転送用nチャネル型M 30 ISFETおよび一対のpチャネル型負荷用MISFE Tを構成要素とすることを特徴とする請求項12記載の 半導体集積回路装置。

【請求項15】 前記半導体集積回路装置は、前記メモ リセルをマトリックス状に複数配置したメモリセルアレ イを有し、

前記第3の導電層は、前記メモリセルごとに分割されて いることを特徴とする請求項12記載の半導体集積回路 装置。

【請求項16】 前記第1、第2および第3の導電層 【請求項9】 前記埋め込み配線は、銅膜よりなり、埋 40 は、金属膜であることを特徴とする請求項12記載の半 導体集積回路装置。

> 【請求項17】 前記絶縁膜は、窒化シリコン膜である ことを特徴とする請求項12記載の半導体集積回路装 置。

> 【請求項18】 それぞれのゲート電極とドレインとが 交差接続された一対のnチャネル型MISFETを構成 要素とするメモリセルを有する半導体集積回路装置の製 造方法であって、

前記一対のnチャネル型MISFETを形成する工程

前記一対のnチャネル型MISFETのゲート電極上か ちドレインまで延在する第1および第2の導電層を形成 する工程と、

前記第1および第2の導電層の上部に容量絶縁膜を形成 する工程と、

前記容量絶縁膜上に第3の導電層を形成し、パターニン グすることによって浮遊電極を形成する工程と、を有す ることを特徴とする半導体集積回路装置の製造方法。

【請求項19】 前記半導体集積回路装置は、前記メモ リセルをマトリックス状に複数配置したメモリセルアレ 10 イを有し、

前記浮遊電極は、前記メモリセルごとに分割されている ことを特徴とする請求項18記載の半導体集積回路装置 の製造方法。

【請求項20】 前記第1、第2および第3の導電層 は、金属膜であることを特徴とする請求項18記載の半 導体集積回路装置の製造方法。

【請求項21】 前記絶縁膜は、窒化シリコン膜である ことを特徴とする請求項18記載の半導体集積回路装置 の製造方法。

【請求項22】 それぞれのゲート電極とドレインとが 交差接続された一対のnチャネル型MISFETを構成 要素とするメモリセルを有する半導体集積回路装置の製 告方法であって、

前記一対のnチャネル型MISFETを形成する工程 と、

前記一対のnチャネル型MISFET上に層間絶縁膜を 形成する工程と、

前記一対のnチャネル型MISFETのゲート電極上か する工程と、

前記第1および第2の接続孔内を含む前記層間絶縁膜上 に導電性膜を堆積する工程と、

前記導電性膜を前記層間絶縁膜の表面が露出するまで研 磨することにより前記接続孔内に埋め込まれた第1およ び第2の導電層を形成する工程と、

前記第1および第2の導電層の上部に容量絶縁膜を形成 する工程と、

前記容量絶縁膜上に第3の導電層を形成し、パターニン ることを特徴とする半導体集積回路装置の製造方法。

【請求項23】 前記半導体集積回路装置は、前記メモ リセルをマトリックス状に複数配置したメモリセルアレ イを有し、

前記浮遊電極は、前記メモリセルごとに分割されている ことを特徴とする請求項22記載の半導体集積回路装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 50

置およびその製造技術に関し、特に、配線上のノイズを 低減するための容量の形成に適用して有効な技術に関す

[0002]

【従来の技術】半導体集積回路を構成する半導体素子 は、配線を介して接続される。この配線には、種々のノ イズが印加され得るため、このノイズの影響を低減し、 集積回路の動作精度、例えば、動作速度を確保する必要 がある。

【0003】特に、入出力回路の切り替え時には、電源 電位(VDD)や接地電位(GND)を供給するための 配線(電源配線や接地配線)に、ノイズが生じ易く、所 望の回路動作を妨げていた。

【0004】このようなノイズの低減対策として、電源 配線と接地配線との間にMOS (Metal Oxide Semicond uctor) 構造のキャパシタ(デカップリングキャパシ タ) を接続する方法、例えば、MOSトランジスタのソ ース、ドレイン領域と接地配線を接続し、MOSトラン ジスタのゲート電極に電源配線を接続する方法が採用さ 20 れている。このMOSキャパシタは、半導体集積回路を 構成するMOSトランジスタと同様に形成することがで きる。

【0005】前述のようなMOSキャパシタについて は、例えば、IBM J. RES. DEVELOP. VOL. 41 NO. 4/5 J ULY/SEPTEMBER 1977 P489-501、特開平7-13530 1号公報および特開平10-12825号公報に記載さ れている。これらの公報に記載されているMOSキャパ シタは、チップ外周部に形成され、また、IBM J. RES.D EVELOP. VOL. 41 NO. 4/5 JULY/SEPTEMBER 1977 P489-5 らドレインまで延在する第1および第2の接続孔を形成 30 01記載のMOSキャパシタには、ゲート酸化膜に欠陥が 生じた場合の対策用にフューズが接続されている。

> 【0006】一方、SRAM (Static Random Access M emory) メモリセルにおいて、α線によるソフトエラー の低減のため、メモリセルに容量を付加する方法が採用 されている。 α線によるソフトエラーとは、外界の宇宙 線に含まれるα線やLSΙのパッケージ材料中に含まれ る放射性原子から放出されるα線が、メモリセル内に入 り、メモリセル中に保存されている情報を破壊する現象

グすることによって浮遊電極を形成する工程と、を有す 40 【0007】例えば、SRAMメモリセルは、1ビット の情報を記憶するフリップフロップ回路と2個の情報転 送用MISFET (Metal Insulator Semiconductor Fi eldEffect Transistor) とで構成される。

> 【0008】このメモリセル中の情報蓄積部(前記フリ ップフロップ回路の入出力部)に容量を付加し、α線に よるソフトエラーを低減するのである。

> 【0009】前述のような情報蓄積部の容量について は、例えば、IEDM 1988 P205に記載されてい る。

[0010]

【発明が解決しようとする課題】しかしながら、ノイズ の低減対策用にMOS構造のキャパシタを用いた場合 は、ゲート電極、ゲート絶縁膜および半導体基板中の反 転層で容量を構成することとなる。この反転層は、シー ト抵抗が大きく、過渡応答が悪くなる。

5

【0011】また、このようなMOSキャパシタを形成 することで、半導体集積回路を構成するMOSトランジ スタを形成する領域が制限される。また、MOSキャパ シタを構成するゲート絶縁膜(酸化膜)に欠陥が生じた 用に前述したようなヒューズを準備しておく必要があ る。

【0012】一方、SRAMメモリセル中の情報蓄積部 に容量を付加する場合においても、前述のIEDM 1 988 のFig.6に示すようなプロセスフローでは、下 部電極(LE)、上部電極(UE)およびこれらの電極 のそれぞれとソース、ドレイン電極とを接続するための スルーホールを形成しなければならない(詳細な工程 は、追って説明する)。これらの工程には、マスクが4 枚必要であり、工程数が増加してしまう。また、下部電 20 極(LE)とソース、ドレイン電極とを接続するための スルーホールは、容量絶縁膜をエッチングすることによ り設けられるため、このエッチング時(フォトリソグラ フィー工程も含む) に、容量絶縁膜の品質が劣化してし まう。その結果、容量絶縁膜中に欠陥が生じ易くなり、 歩留まりが低下してしまう。

【0013】本発明の目的は、過渡応答が良いノイズ低 減対策用のキャパシタを有する半導体集積回路装置を提 供することにある。また、歩留まりが良く、集積度の高 い半導体集積回路装置を提供することにある。

【0014】また、本発明の他の目的は、半導体集積回 路装置のキャパシタ形成のための工程を削減することに ある。また、半導体集積回路装置の信頼性を高め、歩留 まりを向上させることにある。

【0015】本発明の前記目的と新規な特徴は、本明細 書の記述および添付図面から明らかになるであろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0017】(1)本発明の半導体集積回路装置は、半 導体集積回路装置の電源配線および接地配線上に絶縁膜 を介して延在するよう形成された導電性膜を有し、前記 導電性膜を前記電源配線および接地配線と電気的に接続 しない浮遊導電性膜で構成する。

【0018】(2)本発明の半導体集積回路装置は、半 導体集積回路装置の電源配線および接地配線であって、 第1の方向に延在するこれらの配線上に、絶縁膜を介し て延在するよう形成された導電性膜を有し、前記導電性 膜を第1の方向と直交する第2の方向に、複数に分割さ 50

れて配置している浮遊導電性膜で構成する。

【0019】(3)本発明の半導体集積回路装置の製造 方法は、半導体基板の上部に第1の導電性膜を堆積し、 パターニングすることによって、平走する電源配線およ び接地配線を形成する工程と、前記電源配線および接地 配線上に絶縁膜を形成する工程と、前記絶縁膜上に第2 の導電性膜を堆積し、パターニングすることによって電 源配線および接地配線上に前記絶縁膜を介して延在する 浮遊電極を形成する工程と、を有する。この浮遊電極 場合には、配線間がショートしてしまうため、欠陥対策 10 を、電源配線、接地配線が延在する第1の方向と直交す る第2の方向に、複数に分割されて配置するよう形成し てもよい。

> 【0020】(4)本発明の半導体集積回路装置は、そ れぞれのゲート電極とドレインとが交差接続された一対 のnチャネル型MISFETを構成要素とするメモリセ ルを有する半導体集積回路装置であって、前記一対のn チャネル型MISFET上に形成された層間絶縁膜と、 前記一対のnチャネル型MISFETのゲート電極とド レインとを接続する第1および第2の導電層と、前記第 1および第2の導電層上に形成された容量絶縁膜と、前 記容量絶縁膜上に形成され、第1および第2の導電層上 に前記容量絶縁膜を介して延在するよう形成された第3 の導電層と、を有する。

【0021】 (5) 本発明の半導体集積回路装置の製造 方法は、それぞれのゲート電極とドレインとが交差接続 された一対のnチャネル型MISFETを構成要素とす るメモリセルを有する半導体集積回路装置の製造方法で あって、前記一対のnチャネル型MISFETを形成す る工程と、前記一対のnチャネル型MISFETのゲー 30 ト電極上からドレインまで延在する第1および第2の導 電性膜を形成する工程と、前記第1および第2の導電層 の上部に容量絶縁膜を形成する工程と、前記容量絶縁膜 上に第3の導電性膜を形成し、パターニングすることに よって浮遊電極を形成する工程と、を有する。

[0022]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0023】(実施の形態1)次に、本発明の実施の形 態である半導体集積回路装置の製造方法について説明す る。図1~図6は、本発明の実施の形態である半導体集 積回路装置の製造方法の一例を示した要部断面図であ

【0024】まず、図1に示すように、例えば、単結晶 シリコンからなる半導体基板1の主表面に半MISFE T等の半導体素子(図示せず)を形成し、その上部にC VD (Chemical Vapor deposition) 法で、酸化シリコ ン膜を堆積した後、CMP (Chemical Mechanical Poli shing) 法で研磨してその表面を平坦化することによっ

て層間絶縁膜THを形成する。

【0025】次に、層間絶縁膜THをエッチングするこ とによりコンタクトホール(図示せず)を形成する。次い で、コンタクトホール内に例えば、タングステン膜を埋 め込むことによりプラグ(図示せず)を形成する。

【0026】次いで、層間絶縁膜TH上に例えば、スパ ッタ法により窒化チタン膜(図示せず)、アルミニウム 膜および窒化チタン膜(図示せず)を順次堆積し、所望 の形状にパターニングすることにより、導電性膜である 金属膜よりなる配線Ma、Mbを形成する。ここで、例 えば、配線Maは、図示しない配線やプラグを介して電 源電位(VDD)に接続され、配線Mbは、図示しない 配線やプラグを介して接地電位(GND)に接続され る。これらの配線(Ma、Mb)は、いわゆる電源配線 であるため、配線幅はほぼ等しく、また、数十μmと、 他の配線より太く設計される。

【0027】次に、図2に示すように配線Ma、Mb上 を含む層間絶縁膜TH上に例えば、プラズマCVD法に より膜厚10nm程度の窒化シリコン膜を堆積すること によりキャパシタ絶縁膜(誘電体膜)CZを形成する。 ここで、キャパシタ絶縁膜CZには、電源電圧(VD D) の1/2の電圧がかかるため、この電圧に耐え得る ようキャパシタ絶縁膜CZを構成する絶縁膜の膜厚を設 定する。なお、窒化シリコン膜の他、例えば、酸化タン タル膜 (Ta2O5) 等の高誘電率の材料を堆積すること によりキャパシタ絶縁膜CZを形成してもよい。このよ うに、キャパシタ絶縁膜として高誘電率の材料を用いれ ば容量を大きくすることができる。

【0028】次に、図3に示すようにキャパシタ絶縁膜 CZ上に例えば、スパッタ法により膜厚100nm程度 30 のタングステン膜Wを堆積する。

【0029】次いで、図4に示すように導電性膜もしく は金属膜であるタングステン膜W上のレジスト膜(図示 せず)をマスクに、タングステン膜Wをエッチングする ことによりフローティング電極(浮遊導電性膜又は浮遊 電極) FEを形成する。このフローティング電極FE は、下層の配線Maおよび配線Mbや上層の配線と電気 的に接続されない。

【0030】図5に、フローティング電極FE形成後の 半導体基板1の平面図を示す。図5に示すように、フロ 40 ーティング電極FEは、配線MaおよびMb上に、分割 された状態で延在している。ここで、分割された複数の フローティング電極をユニット電極UEと示し、このユ ニット電極UE、キャパシタ絶縁膜CZおよび配線(M aおよびMb) で構成されるキャパシタをユニットキャ パシタUCと言う。

【0031】この後、層間絶縁膜、配線、キャパシタ絶 縁膜およびフローティング電極FEの形成を繰り返すこ とにより複数層の配線を有する半導体集積回路装置が形 成される。但し、すべての電源配線および接地配線上に 50 とした。図6に示すように、フローティング電極FEを

キャパシタ絶縁膜およびフローティング電極FEを形成 する必要はない。

【0032】このように、本実施の形態によれば、配線 Ma (VDD) を下部電極とし、フローティング電極F Eを上部電極とし、これらの間にキャパシタ絶縁膜CZ を有するキャパシタ(容量素子)Ca₁と、配線Mb (GND) を下部電極とし、フローティング電極FEを 上部電極とし、これらの間にキャパシタ絶縁膜CZを有 するキャパシタ(容量素子)Ca2を形成することがで 10 きる。これらのキャパシタ (容量素子) Ca₁、Ca 2は、配線Maと配線Mbとの間に直列に接続されてい る。

【0033】従って、これらのキャパシタ(容量素子) Ca₁、Ca₂により電源ノイズを低減することができ

【0034】また、フローティング電極FEは、配線M a およびM b 上に、分割された状態で延在しているの で、歩留まりの低下を回避することができる。この理由 を以下に示す。

20 【0035】ここで、フローティング電極FEが、配線 MaおよびMbと対向している面積をAとし、このAを N等分したユニット電極UEをN個形成したと仮定す る。なお、分割数NがいくらであってもAが同じであれ ば、配線MaとMbとの間のキャパシタは、一定であ り、電源ノイズの低減効果は変わらない。

【0036】各ユニットキャパシタUCが、配線Maと 対向している面積は、A/2Nであり、また、各ユニッ トキャパシタUCが、配線Mbと対向している面積も、 A/2N である。

【0037】この場合、各ユニットキャパシタUCが不 良になるためには、あるユニットキャパシタUCについ て、このユニットキャパシタUCと配線Maとの間の耐 圧が不良であり、かつ、このユニットキャパシタUCと 配線Mbとの間の耐圧が不良である場合に限られる。

【0038】例えば、ユニットキャパシタUCと配線M aとの間の耐圧が不良でない確率は、Exp(-A*D / (2N)) であり、ユニットキャパシタUCと配線M bとの間の耐圧が不良でない確率は、Exp(-A*D / (2N)) である。ここで、Dは、欠陥密度を示す。 【0039】従って、ユニットキャパシタUCが良品で

ある確率 (Punit) は、Punit=1-(1-Exp(-A*D/(2N)))*(1-Exp(-A*D/(2))N))) となり、N個のユニットキャパシタが良品であ る確率 (P) は、P=Punit^N (Punitのn乗)とな

【0040】図6は、N個のユニットキャパシタが全て 良品である確率 (P) をキャパシタ歩留まりとして、N (分割数) に対して示したものである。ここでは、欠陥 密度 (D) は、5/cm²、対向面積(A)は、1cm² 分割しなかった場合(N=1)と比較し、フローティン グ電極FEを分割する (N≥2) ことにより、キャパシ タ歩留まりが向上する。また、このキャパシタ歩留まり は、分割数(N)が、大きくなるに従って、大きくなり 1に近づく。

【0041】このように、フローティング電極FEを分 割することにより、配線MaとMbとの間に直列に接続 されるキャパシタの歩留まり(良品率)、引いては、こ れらを有する半導体集積回路装置の歩留まりを向上させ ることができる。

【0042】さらに、前述のMOS構造のキャパシタと 異なり、MIM (Metal InsulatorMetal) 構造をとるこ とができるので、周波数特性を向上させることができ、 また、急峻なパルス状のノイズにも対応することができ

【0043】また、フローティング電極FE下にも半導 体集積回路を構成するMOSトランジスタを形成するこ とができ、前述のMOS構造のキャパシタの場合のよう に領域が制限されることがない。また、MOSキャパシ タの欠陥対策用にヒューズを準備する必要がなく、ま た、MOSキャパシタの良否判定や、ヒューズ切断工程 が不要で、キャパシタの構成やその製造工程が複雑にな るといった、MOS構造のキャパシタを用いた場合の問 題点を解消することができる。

【0044】なお、図36に示すように、配線Ma、M bをこれらの配線が延在する方向に複数本に分割して形 成してもよい。この場合、分割された配線の側壁にもキ ャパシタ絶縁膜CZが形成されるため、容量を大きくす ることができる。

【0045】(実施の形態2)次に、本発明の実施の形 態である半導体集積回路装置の製造方法について説明す る。図7~図24は、本発明の実施の形態である半導体 集積回路装置の製造方法の一例を示した半導体基板の要 部断面図もしくは要部平面図である。

【0046】まず、図7に示すような、その主表面に例 えば、MISFETのような半導体素子が形成された半 導体基板1を準備する。図7に示すように、MISFE Tのゲート電極9は、半導体基板1上に延在しており、 このゲート電極9の両側には、ソース、ドレイン領域が 存在している (図1に示す断面中には露出しない)。

【0047】また、MISFET (ゲート電極9)上に は、酸化シリコン膜15が形成されており、この酸化シ リコン膜15中には、ローカルインターコネクト配線し 1 が形成されている。このローカルインターコネクト配 線LIは、例えば、MISFETのゲート電極 9 やMI SFETのソース、ドレイン領域に接続されている。な お、半導体基板1中には、素子分離溝内に埋め込まれた 酸化シリコン膜よりなる素子分離2が形成されている。 また、ゲート電極9は、例えば、リンをドープした低抵 抗多結晶シリコン膜、窒化タングステン膜およびタング 50 地電位(GND)が印加される第1層配線M1b上に形

ステン膜の積層膜からなる。また、ローカルインターコ ネクト配線LIは、例えば、酸化シリコン膜15中に形 成された溝内にタングステン膜を埋め込むことにより形 成する。

【0048】この半導体基板1上に酸化シリコン膜等の 層間絶縁膜とアルミニウム膜等の導電性膜を交互に堆積 し、複数の配線を形成するのであるが、以下層間絶縁膜 と配線の形成について図8~図24を参照しながら詳細 に説明する。

10 【0049】図8に示すようにローカルインターコネク ト配線LI上を含む酸化シリコン膜15上に、CVD法 で酸化シリコン膜を堆積した後、酸化シリコン膜をCM P法で研磨してその表面を平坦化することによって層間 絶縁膜TH1を形成する。

【0050】次に、層間絶縁膜TH1上にフォトレジス ト膜を形成し(図示せず)、このフォトレジスト膜をマ スクに層間絶縁膜TH1をエッチングすることによりロ ーカルインターコネクト配線LI上にコンタクトホール C1を形成する。

20 【0051】次いで、コンタクトホールC1内を含む層 間絶縁膜TH1上に、CVD法によりタングステン膜を 堆積し、このタングステン膜を層間絶縁膜TH1が露出 するまでCMP法により研磨することによってコンタク トホールC1内にプラグP1を形成する。次いで、層間 絶縁膜TH1およびプラグP1上にスパッタ法により窒 化チタン膜 (図示せず) 、アルミニウム膜および窒化チ タン膜(図示せず)を順次堆積し、所望の形状にパター ニングすることにより、第1層配線M1を形成する。こ こで、第1層配線M1のうち、配線M1aには、電源電 30 位 (VDD) が印加され、配線M1bには、接地電位 (GND)が印加される。

【0052】次に、図9に示すように第1層配線M1上 を含む層間絶縁膜TH1上にプラズマCVD法により膜 厚10nm程度の窒化シリコン膜を堆積することにより キャパシタ絶縁膜 C Z 1 を形成する。ここで、キャパシ タ絶縁膜CZ1には、電源電圧 (VDD) に耐え得るよ うキャパシタ絶縁膜C21の膜厚を設定する。なお、実 施の形態1で説明した図2に示すように、キャパシタ絶 縁膜CZ1を、配線上に一定の膜厚で形成してもよい。 40 ここでは、便宜上、キャパシタ絶縁膜の表面を平坦に記 載してある(以降、他のキャパシタ絶縁膜CZ2~CZ 7等について同じ。また、図10~図23および図25

【0053】次に、図10に示すようにキャパシタ絶縁 膜CZ1上にスパッタ法によりタングステン膜を堆積 し、レジスト膜(図示せず)をマスクに、タングステン膜 をエッチングすることによりフローティング電極FE1 を形成する。このフローティング電極FE1は、電源電 位 (VDD) が印加される第1層配線M1a、および接

~図28について同じ)。

成される。第1層配線M1 bは、第1層配線M1 a の隣に位置し、また、この配線M1 a と平行に延在しており、フローティング電極FE1もこれらの配線M1 a、M1 b と同じ方向に延在している。また、フローティング電極FE1は、実施に形態1の場合と同様に、配線M1 a、M1 b が延在する方向と直交する方向に複数に分割された状態で延在している(図5参照)。

【0054】次に、図11に示すようにフローティング 電極FE1上に層間絶縁膜TH2を形成する。層間絶縁 膜TH2は、前記層間絶縁膜TH1と同様に形成する。 その後、第1層配線M1上の層間絶縁膜TH2およびキャパシタ絶縁膜C21を除去することによりコンタクトホールC2を形成し、このコンタクトホールC2内にプラグP2を形成する。このプラグP2は、プラグP1と 同様に形成する。次いで、層間絶縁膜TH2およびプラグP2上に第1層配線と同様に第2層配線M2を形成する。

【0055】次いで、図12に示すように第2層配線M2上に層間絶縁膜TH3を形成する。層間絶縁膜TH3は、前記層間絶縁膜TH1と同様に形成する。その後、層間絶縁膜TH3中にコンタクトホールC3を形成し、このコンタクトホールC3内にプラグP3を形成する。このプラグP3は、プラグP1と同様に形成する。次いで、層間絶縁膜TH3およびプラグP3上に第1層配線と同様に第3層配線M3を形成する。

【0056】次いで、図13に示すように第3層配線M3上に層間絶縁膜TH4を形成する。層間絶縁膜TH4は、前記層間絶縁膜TH1と同様に形成する。その後、層間絶縁膜TH4中にコンタクトホール(図示せず)を形成し、このコンタクトホール内にプラグ(図示せず)を 30形成する。このプラグは、プラグP1と同様に形成する。次いで、層間絶縁膜TH4および図示しないプラグ上に第1層配線と同様に第4層配線M4を形成する。

【0057】次いで、図14に示すように第4層配線M4上に層間絶縁膜TH5を形成する。層間絶縁膜TH5は、前記層間絶縁膜TH1と同様に形成する。その後、層間絶縁膜TH5中にコンタクトホールC5を形成し、このコンタクトホールC5内にプラグP5を形成する。このプラグP5は、プラグP1と同様に形成する。次いで、層間絶縁膜TH5およびプラグP5上に第1層配線と同様に第5層配線M5を形成する。ここで、第5層配線M5のうち、配線M5aには、電源電位(VDD)が印加され、配線M5bには、接地電位(GND)が印加される。

【0058】次に、図15に示すように第5層配線M5 上を含む層間絶縁膜TH5上にプラズマCVD法により 膜厚10nm程度の窒化シリコン膜を堆積することによ りキャパシタ絶縁膜CZ5を形成する。ここで、キャパ シタ絶縁膜CZ5には、電源電圧(VDD)に耐え得る ようキャパシタ絶縁膜CZ5の膜厚を設定する。

【0059】次に、図16に示すようにキャパシタ絶縁膜C25上にスパッタ法によりタングステン膜を堆積し、レジスト膜(図示せず)をマスクに、タングステン膜をエッチングすることによりフローティング電極FE5 を形成する。このフローティング電極FE5は、電源電位(VDD)が印加される第5層配線M5a、および接地電位(GND)が印加される第5層配線M5b上に形成される。第5層配線M5bは、第5層配線M5aの隣に位置し、また、この配線M5aと平行に延在しており、フローティング電極FE5もこれらの配線M5a、M5bと同じ方向に延在している。また、フローティング電極FE5は、実施に形態1の場合と同様に、配線M5a、M5bが延在する方向と直交する方向に複数に分割された状態で延在している(図5参照)。

【0060】次に、図17に示すようにフローティング電極FE5上に層間絶縁膜TH6を形成する。層間絶縁膜TH6は、前記層間絶縁膜TH1と同様に形成する。その後、第5層配線M5上の層間絶縁膜TH6およびキャパシタ絶縁膜C25を除去することによりコンタクトホール内にプラグ(図示せず)を形成し、このコンタクトホール内にプラグ(図示せず)を形成する。このプラグは、プラグP1と同様に形成する。次いで、層間絶縁膜TH6およびプラグ上に第1層配線と同様に第6層配線を形成する。ここで、図17中のM6aは、第6層配線のうち、電源電位(VDD)が印加される配線であり、この第6層配線(M6a)の隣には、この配線M6aと平行に延在し、接地電位(GND)が印加される第1層配線M6bが存在する。但し、配線M6bは、図17の断面方向には露出しない。

【0061】次に、図18に示すように第6層配線M6a上を含む層間絶縁膜TH6上にプラズマCVD法により膜厚10nm程度の窒化シリコン膜を堆積することによりキャパシタ絶縁膜CZ6を形成する。ここで、キャパシタ絶縁膜CZ6には、電源電圧(VDD)に耐え得るようキャパシタ絶縁膜CZ6の膜厚を設定する。

【0062】次に、図19に示すようにキャパシタ絶縁 膜C26上にスパッタ法によりタングステン膜を堆積 し、レジスト膜(図示せず)をマスクに、タングステン膜をエッチングすることによりフローティング電極FE6は、電源電位 (VDD) が印加される第6層配線M6aおよび接地電位 (GND) が印加される第6層配線M6b上に形成される。また、フローティング電極FE5は、これらの配線M6a、M6bと同じ方向に延在している。また、 図示するようにフローティング電極FE6は、実施に形態1の場合と同様に、配線M6a、M6bが延在する方向と直交する方向に複数に分割された状態で延在している。

【0063】次に、図20に示すようにフローティング 50 電極FE6上に層間絶縁膜TH7を形成する。層間絶縁 膜TH7は、前記層間絶縁膜TH1と同様に形成する。 その後、第6層配線M6a上の層間絶縁膜TH7および キャパシタ絶縁膜CZ6を除去することによりコンタク トホールC6を形成し、このコンタクトホールC6内に プラグP6を形成する。このプラグP6は、プラグP1 と同様に形成する。次いで、層間絶縁膜TH6およびプ ラグP6上に第1層配線と同様に第7層配線M7を形成 する。ここで、第7層配線M7のうち、配線M7aに は、電源電位(VDD)が印加され、配線M7bには、 接地電位(GND)が印加される。

13

【0064】次に、図21に示すように第7層配線M7 上を含む層間絶縁膜TH7上にプラズマCVD法により 膜厚10nm程度の窒化シリコン膜を堆積することによ りキャパシタ絶縁膜CZ7を形成する。キャパシタ絶縁 膜CZ7には、電源電圧 (VDD) に耐え得るようキャ パシタ絶縁膜CZ7の膜厚を設定する。

【0065】次に、図22に示すようにキャパシタ絶縁 膜CZ7上にスパッタ法によりタングステン膜を堆積 し、レジスト膜(図示せず)をマスクに、タングステン膜 をエッチングすることによりフローティング電極FE7 を形成する。このフローティング電極FE7は、電源電 位(VDD)が印加される第7層配線M7a、および接 地電位 (GND) が印加される第7層配線M7b上に形 成される。第7層配線M7bは、第7層配線M7aの隣 に位置し、また、この配線M7aと平行に延在してお り、フローティング電極FE7もこれらの配線M7a、 M7bと同じ方向に延在している。また、フローティン グ電極FE7は、実施に形態1の場合と同様に、配線M 7a、M7bが延在する方向と直交する方向に複数に分 割された状態で延在している(図5参照)。

【0066】次に、図23に示すようにフローティング 電極FE7上に酸化シリコン膜および窒化シリコン膜を 順次堆積することにより、これらの膜からなるパッシベ ーション膜PVを形成する。

【0067】図24は、本実施の形態の半導体集積回路 装置の要部平面図である。図24に示すように、第7層 配線M7のうち配線M7a、M7bは、素子形成領域2 01の周辺部に環状に形成されている。ここで、環状に 形成されたこれらの配線の内側をコア領域202とい う。また、素子形成領域201の外周には、ボンディン グパッドBPが形成されている。ボンディングパッドB Pは、最上層配線である第7層配線M7で形成されてい る。

【0068】このように、本実施の形態によれば、第 1、第5、第6および第7層配線のうち電源電位 (VD D) および接地電位 (GND) が印加される配線対上に キャパシタ絶縁膜(CZ1等)を介してフローティング 電極 (FE1等) を形成したので、実施の形態1で説明 したように、電源ノイズを低減することができる。ま た、フローティング電極(FE1等)を、これらの配線 50 る。また、これらの配線M7a、M7bは、後述する素

上に、分割された状態で延在させたので、歩留まりの低 下を回避することができる。また、MIM構造のキャパ シタとなるので、周波数特性を向上させることができ、 また、急峻なパルス状のノイズにも対応することができ

【0069】さらに、フローティング電極下、例えば、 環状に形成された配線M7a、M7bの下にも、にも半 導体集積回路を構成するMOSトランジスタを形成する ことができ、MOSトランジスタの形成領域が制限され 10 ることがない。また、実施の形態1で説明したように、 キャパシタの構成やその製造工程が複雑になるといっ た、MOS構造のキャパシタを用いた場合の問題点を解 消することができる。

【0070】なお、本実施の形態では、4つの層の配線 (第1、第5、第6および第7層配線)上に、キャパシ タ絶縁膜 (CZ1等) を介してフローティング電極 (F E1等)を形成したが、これらを4層以上の配線もしく は4層以下の配線について形成してもよい。また、本実 施の形態では、第1、第5、第6および第7層配線上に 20 キャパシタ絶縁膜 (CZ1等)を介してフローティング 電極 (FE1等) を形成したが、これらを他の層の配線 (第2~第4層配線) のうち電源電位 (VDD) および 接地電位 (GND) が印加される配線対上に形成しても よい。

【0071】但し、例えばM7(M7a、M7b、FE 7) のみでキャパシタを形成する場合、キャパシタから の電流が、M6、M5…M1を流れるため、M6~M1 の抵抗インダクタンスがノイズの原因になる。このた め、下層 (例えばM1) にキャパシタを形成する効果は 30 大きい。

【0072】なお、実施の形態1と同様に、窒化シリコ ン膜の他、例えば、酸化タンタル膜等の高誘電率の材料 を用いてキャパシタ絶縁膜CZを形成してもよい。

【0073】(実施の形態3)実施の形態2において は、第7層配線M7のうち配線M7a、M7bをコア領 域の外側に環状に形成したが、これらの配線をコア領域 内に形成してもよい。

【0074】次に、本発明の実施の形態である半導体集 積回路装置の製造方法について説明する。なお、層間絶 40 縁膜TH7およびその内部に形成されるプラグP6の形 成工程までは、実施の形態2の場合と同様と同様である ためその説明を省略する。

【0075】図25に示す層間絶縁膜TH7およびプラ グP6上にスパッタ法により窒化チタン膜(図示せ ず)、アルミニウム膜および窒化チタン膜(図示せず) を順次堆積し、所望の形状にパターニングすることによ り、第7層配線M7を形成する。ここで、第7層配線M 7のうち、配線M7aには、電源電位(VDD)が印加 され、配線M7bには、接地電位(GND)が印加され 子形成領域201の内部にも形成される。

【0076】次に、図26に示すように第7層配線M7 上を含む層間絶縁膜TH7上にプラズマCVD法により 膜厚10nm程度の窒化シリコン膜を堆積することによ りキャパシタ絶縁膜CZ7を形成する。ここで、キャパ シタ絶縁膜CZ7には、電源電圧(VDD)に耐え得る ようキャパシタ絶縁膜CZ7の膜厚を設定する。

【0077】次に、キャパシタ絶縁膜C27上にスパッ タ法によりタングステン膜を堆積し、レジスト膜(図示 せず)をマスクに、タングステン膜をエッチングするこ とによりフローティング電極FE7を形成する。このフ ローティング電極FE7は、電源電位 (VDD) が印加 される第7層配線M7a、および接地電位(GND)が 印加される第7層配線M7b上に形成される。第7層配 線M7bは、第7層配線M7aの隣に位置し、また、こ の配線M7aと平行に延在しており、フローティング電 極FE7もこれらの配線M7a、M7bと同じ方向に延 在している。また、フローティング電極FE7は、実施 に形態1の場合と同様に、配線M7a、M7bが延在す る方向と直交する方向に複数に分割された状態で延在し 20 ている(図5参照)。さらに、このフローティング電極 FE7は、後述するプラグP7の形成領域を避けて形成 される。

【0078】次に、図27に示すようにフローティング 電極FE7上に酸化シリコン膜および窒化シリコン膜を 順次堆積することにより、これらの膜からなるパッシベ ーション膜PVを形成する。

【0079】次いで、図28に示すように配線M7a、 M7bを含む第7層配線上のパッシベーション膜PVお りコンタクトホールC7を形成する。次いで、コンタク トホールC7内を含むパッシベーション膜PV上に、C VD法によりタングステン膜を堆積し、このタングステ ン膜をパッシベーション膜PVが露出するまでCMP法 により研磨することによってコンタクトホールC7内に プラグP7を形成する。

【0080】次いで、プラグP7上にスパッタ法により 窒化チタン膜等からなるバリアメタル膜BMを形成し、 さらに、その上部にハンダバンプ電極BPnを形成する (図29参照)。ここで、ハンダバンプ電極BPnのう ち、ハンダバンプ電極BPaには、電源電位(VDD) が印加され、ハンダバンプ電極BPbには、接地電位 (GND) が印加される。ハンダバンプ電極BPoは、 それ以外のバンプ電極である。

【0081】図29は、本実施の形態の半導体集積回路 装置の要部平面図である。図29に示すように、第7層 配線M7(M7a、M7b含む)は、素子形成領域20 1の内部に形成され、その上部に形成されたハンダバン プ電板BPn (BPo、BPa、BPb含む) が露出し ている。

【0082】この図29の形態では、素子領域の内部に M7a、M7bが散在するので、M7a、M7bの下部 にMOSキャパシタを設ける公知の方法では集積度の低 下が大きくなるという問題が生じる。

【0083】しかしながら、本実施の形態によれば、第 1、第5、第6および第7層配線のうち電源電位(VD D) および接地電位(GND)が印加される配線対上に キャパシタ絶縁膜を介してフローティング電極を形成し たので、実施の形態2で説明した効果を得ることができ 10 る。また、第7層配線M7のうち配線M7a、M7bの 下にも半導体集積回路を構成するMOSトランジスタを 形成することができ、前記MOSトランジスタの形成領 域が制限されることがない。

【0084】(実施の形態4)実施の形態1~3におい ては、各配線を層間絶縁膜上に形成したが、各配線を絶 縁膜中に形成された溝内に金属膜を埋め込むことにより 形成してもよい。

【0085】次に、本発明の実施の形態である半導体集 積回路装置の製造方法について説明する。図30~図3 5は、本発明の実施の形態である半導体集積回路装置の 製造方法の一例を示した半導体基板の要部断面図であ る。

【0086】まず、図30に示すように、単結晶シリコ ンからなる半導体基板1の主表面にMISFET等の半 導体素子(図示せず)を形成し、その上部に酸化シリコ ン膜を堆積した後、СМР法で研磨してその表面を平坦 化することによって層間絶縁膜THを形成する。

【0087】次いで、層間絶縁膜TH上に、窒化シリコ ン膜Haおよび酸化シリコン膜HbをCVD法により順 よびキャパシタ絶縁膜CZ7をエッチングすることによ 30 次堆積し、これらの膜から成る配線溝用絶縁膜Hを形成 する。次いで、配線形成予定領域の配線構用絶縁膜Hを エッチングすることにより配線溝HMa、HMbを形成 する。なお、窒化シリコン膜Haは、前記エッチングの 際のエッチングストッパーとして利用される。

> 【0088】次に、図31に示すように、配線溝HM a、HMb内を含む配線溝用絶縁膜H上に窒化チタンか らなるバリア層BMをスパッタ法もしくはCVD法によ り堆積し、次いで、バリア層BM上に、銅膜Mをスパッ タ法により形成する。

40 【0089】次に、図32に示すように、配線溝外部の 銅膜Mおよびバリア層BMをCMPにより除去すること により銅膜Mおよびバリア層BMから成る配線Ma、M b (埋め込み配線) を形成する。ここで、例えば、配線 Maは、図示しない配線やプラグを介して電源電位(V DD) に接続され、配線Mbは、図示しない配線やプラ グを介して接地電位 (GND) に接続される。これらの 配線 (Ma、Mb) は、いわゆる電源配線であるため、 配線幅はほぼ等しく、また、数十μmと、他の配線より 太く設計される。

50 【0090】次に、図33に示すように配線Ma、Mb

上を含む層間絶縁膜TH上にプラズマCVD法により膜 厚10nm程度の窒化シリコン膜を堆積することにより キャパシタ絶縁膜CZを形成する。ここで、キャパシタ 絶縁膜CZには、電源電圧(VDD)に耐え得るようキ ャパシタ絶縁膜CZの膜厚を設定する。なお、この場合 キャパシタ絶縁膜CZは、配線Ma、Mb中の銅が層間 絶縁膜中に拡散することを防止する役割も果たす。

【0091】次に、図34に示すようにキャパシタ絶縁 膜CZ上にスパッタ法により膜厚100nm程度のタン グステン膜Wを堆積する。

【0092】次いで、図35に示すようにタングステン 膜W上のレジスト膜(図示せず)をマスクに、タングステ ン膜をエッチングすることによりフローティング電極F Eを形成する。このフローティング電極FEは、下層の 配線Ma およびMbや上層の配線と電気的に接続されな い。また、このフローティング電極FEは、配線Maお よびMb上に、分割された状態で延在している(図5参

【0093】なお、図37に示すように、配線Ma、M 成し、このバリア膜Ba、Bb上に、例えば、酸化タン タル膜を堆積することによりキャパシタ絶縁膜CZを形 成し、さらに、フローティング電極FEを形成してもよ

【0094】この後、層間絶縁膜、配線溝用絶縁膜、配 線、キャパシタ絶縁膜およびフローティング電極の形成 を繰り返すことにより複数層の配線を有する半導体集積 回路装置が形成される。但し、すべての配線上にキャパ シタ絶縁膜およびフローティング電極形成する必要はな ٧١₀

【0095】また、実施の形態2および3の7層の配線 を前述の埋め込み配線で形成してもよい。なお、この場 合の半導体集積回路装置の製造方法については、実施の 形態2もしくは3で説明した場合と、配線の形成方法 が、前述の配線溝用絶縁膜の形成、配線溝の形成、金属 膜の埋め込みおよびCMPとなる他は同様であるためそ の説明を省略する。

【0096】このように、本実施の形態によれば、電源 電位 (VDD) および接地電位 (GND) が印加される 配線対上にキャパシタ絶縁膜を介してフローティング電 40 極を形成したので、電源ノイズを低減することができる 等、実施の形態1~3で説明した効果と同様の効果を得 ることができる。

【0097】また、本実施の形態によれば、各配線を埋 め込み配線としたので、キャパシタ絶縁膜の平坦性を確 保することができ、キャパシタの信頼性を向上させるこ とができる。

【0098】 (実施の形態5) 実施の形態1~4におい ては、電源電位 (VDD) および接地電位 (GND) が 印加される配線対上にキャパシタ絶縁膜を介してフロー 50

ティング電極を形成したが、SRAMメモリセルの情報 蓄積部上にキャパシタ絶縁膜およびフローティング電極 (容量)を形成してもよい。

【0099】図38は、本実施の形態であるSRAM (Static Random Access Memory) のメモリセルを示す 等価回路図である。図示するように、このメモリセルM Cは、一対の相補性データ線(データ線DL、データ線 / (バー) DL) とワード線WLとの交差部に配置さ れ、一対の駆動用MISFETQd1,Qd2 、一対の 10 負荷用MISFETQp1,Qp2 および一対の転送用 MISFETQt1,Qt2 により構成されている。駆 動用MISFETQd1,Qd2 および転送用MISF ETQt1,Qt2 はnチャネル型MISFETで構成 され、負荷用MISFETQp1,Qp2 はpチャネル 型MISFETで構成されている。

【0100】メモリセルMCを構成する上記6個のMI SFETのうち、駆動用MISFETQd1 および負 荷用MISFETQpl は、CMOSインバータIN V1 を構成し、駆動用MISFETQd2 および負荷 b上にバリア膜 (銅拡散防止膜) としてBa、Bbを形 20 用MISFETQp2 は、CMOSインバータINV2 を構成している。これら一対のCMOSインバータI NV1, INV2 の相互の入出力端子(蓄積ノードA、 B) は、交差結合され、1ビットの情報を記憶する情報 蓄積部としてのフリップフロップ回路を構成している。 また、このフリップフロップ回路の一方の入出力端子 (蓄積ノードA) は、転送用MISFETQt1 のソ ース、ドレイン領域の一方に接続され、他方の入出力端 子 (蓄積ノードB) は、転送用MISFETQt2 の ソース、ドレイン領域の一方に接続されている。

> 30 【0101】さらに、転送用MISFETQt1 のソ ース、ドレイン領域の他方はデータ線DLに接続され、 転送用MISFETQt2 のソース、ドレイン領域の 他方はデータ線/DLに接続されている。また、フリッ プフロップ回路の一端(負荷用MISFETQp1,Q p2 の各ソース領域)は電源電圧(Vcc)に接続さ れ、他端 (駆動用MISFETQd1,Qd2 の各ソー ス領域)は基準電圧 (Vss) に接続されている。

【0102】上記回路の動作を説明すると、一方のCM OSインバータINV1 の蓄積ノードAが高電位

("H") であるときには、駆動用MISFETQd2 がONになるので、他方のCMOSインバータINV2 の蓄積ノードBが低電位 ("L")になる。従って、駆 動用MISFETQdl がOFFになり、蓄積ノード Aの高電位 ("H") が保持される。すなわち、一対の CMOSインバータINV1, INV2 を交差結合させた ラッチ回路によって相互の蓄積ノードA、Bの状態が保 持され、電源電圧が印加されている間、情報が保存され る。この蓄積ノードAおよびB上に前述のキャパシタ絶 縁膜およびフローティング電極(容量)を付加する。

【0103】転送用MISFETQt1,Qt2 のそれ

ぞれのゲート電極にはワード線WLが接続され、このワ ード線WLによって転送用MISFETQt1,Qt2 の導通、非導通が制御される。すなわち、ワード線WL が高電位 ("H") であるときには、転送用MISFE TQt1,Qt2 がONになり、フリップフロップ回路 と相補性データ線(データ線DL、/DL)とが電気的 に接続されるので、蓄積ノードA、Bの電位状態 ("H" または "L") がデータ線DL、/DLに現 れ、メモリセルMCの情報として読み出される。

ード線WLを"H"電位レベル、転送用MISFETQ t 1, Q t 2 をON状態にしてデータ線DL、/DLの 情報を蓄積ノードA、Bに伝達する。

【0105】次に、本実施の形態のSRAMの製造方法 を図39~図61を用いて説明する。

【0106】まず、図39、図40および図41に示す ように、半導体基板1中に素子分離2を形成する。図4 1は、メモリセル約1個分の領域を示す半導体基板の平 面図であり、図39、図40は、それぞれ図41のA-下のように形成する。例えばp型の単結晶シリコンから なる半導体基板 1 をエッチングすることにより深さ 2 5 0 nm程度の素子分離溝を形成する。

【0107】その後、半導体基板1を約1000℃で熱 酸化することによって、溝の内壁に膜厚10nm程度の薄 い酸化シリコン膜(図示せず)を形成する。

【0108】次に、溝の内部を含む半導体基板1上にC VD法で膜厚450~500m程度の酸化シリコン膜を 堆積し、化学的機械研磨(CMP)法で溝の上部の酸化 シリコン膜を研磨し、その表面を平坦化する。

【0109】次に、半導体基板1にp型不純物(ホウ 素) および n 型不純物 (例えばリン) をイオン打ち込み した後、約1000℃の熱処理で上記不純物を拡散させ ることによって、半導体基板1にp型ウエル3およびn 型ウエル4を形成する。図41に示すように、半導体基 板1には、p型ウエル3、n型ウエル4、p型ウエル内 の活性領域Ap1、Ap2、およびn型ウエル内の活性 領域An1、An2が形成される。p型ウエル3とn型 ウエル4 (An1、An2) が形成される。これら活性 領域An1、An2、Ap1、Ap2は、酸化シリコン 40 膜が埋め込まれた素子分離2で囲まれている。

【0110】また、追って詳細に説明するように、をメ モリセルMCを構成する6個のMISFET(Qt1、 Qt2、Qd1、Qd2、Qp1、Qp2) のうちnチ ャネル型MISFET (Qt1、Qd1) は、活性領域 Apl (p型ウエル3)上に形成され、nチャネル型M ISFET (Qt2、Qd2) は、活性領域Ap2 (p 型ウエル3)上に形成される。また、pチャネル型MI SFET (Qp2) は、活性領域An1 (n型ウエル 4) 上に形成され、pチャネル型MISFET (Qp

1)は、活性領域An2(n型ウエル4)上に形成され

【0111】次に、半導体基板1の主表面にnチャネル 型MISFET (Qtl、Qdl、Qt2、Qd2) お よびpチャネル型MISFET (Qp1、Qp2)を形 成する。

【0112】まず、フッ酸系の洗浄液を用いて半導体基 板1(p型ウエル3およびn型ウエル4)の表面をウェ ット洗浄した後、p型ウエル3およびn型ウエル4のそ 【0104】メモリセルMCに情報を書き込むには、ワ 10 れぞれの表面に膜厚6nm程度の清浄なゲート酸化膜(図 示せず)を形成する。

【0113】次いで、図42、図43および図44に示 すように、半導体基板1うえのゲート酸化膜上にゲート 電極Gを形成する。図44は、メモリセル約1個分の領 域を示す半導体基板の平面図であり、図42、図43 は、それぞれ図44のA-A断面図、B-B断面図であ る。このゲート電極Gは、以下のように形成する。ま ず、ゲート酸化膜の上部に膜厚100nm程度の低抵抗多 結晶シリコン膜をCVD法で堆積する。次に、フォトレ A断面図、B-B断面図である。この素子分離2は、以 20 ジスト膜(図示せず)をマスクにして多結晶シリコン膜 をドライエッチングすることにより、多結晶シリコン膜 からなるゲート電極Gを形成する。図44に示すよう に、活性領域Apl上には、転送用MISFETQtl のゲート電極Gと、駆動用MISFETQdlのゲート 電極Gが形成され、活性領域Ap2上には、転送用MI SFETQt2のゲート電極Gと、駆動用MISFET Qd2のゲート電極Gが形成されている。また、活性領 域An1上には、負荷用MISFETQp2のゲート電 極Gが形成され、活性領域An2上には、負荷用MIS 30 FETQp1のゲート電極Gが形成されている。これら のゲート電極は、それぞれ図中のA-A方向に形成さ れ、負荷用MISFETQplのゲート電極Gと駆動用 MISFETQdlのゲート電極とは共通であり、ま た、負荷用MISFETQp2のゲート電極および駆動 用MISFETQd2のゲート電極とは共通である。

> 【0114】次に、図43に示すように、n型ウエル4 上にp型不純物 (ボロン) を注入することによってp-型半導体領域14を形成し、また、図43には表れない がp型ウエル3上のゲート電極Gの両側にn型不純物

(リン)を注入することによって n 型半導体領域を形 成する。

【0115】次いで、半導体基板1上にCVD法で膜厚 40nm程度の窒化シリコン膜を堆積した後、異方的にエ ッチングすることによって、ゲート電極Gの側壁にサイ ドウォールスペーサ16を形成する。

【0116】次に、n型ウエル4上にp型不純物(ボロ ン)をイオン打ち込みすることによって p *型半導体領 域18 (ソース、ドレイン)を形成し、また、図には表 れないがp型ウエル3上にn型不純物(リンまたはヒ 50 索)をイオン打ち込みすることによって n *型半導体領

域(ソース、ドレイン)を形成する。

【0117】ここまでの工程で、メモリセルMCを構成 する6個のMISFET (駆動用MISFETQd1、 Qd2、転送用MISFETQt1、Qt2および負荷 用MISFETQp1、Qp2) および周辺回路を構成 するnチャネル型MISFETおよびpチャネル型MI SFETが完成する。

【0118】続いて、半導体基板1の表面を洗浄した 後、半導体基板 1 上に、スパッタ法によりCo膜および Ti膜を順次堆積し、600℃で1分間の熱処理を施 し、半導体基板1の露出部(n⁺型半導体領域17、p⁺ 型半導体領域18)およびゲート電極G上に、CoSi 層(図示せず)を形成する。

【0119】次いで、未反応のCo膜およびTi膜をエ ッチングにより除去した後、700から800℃で、1 分間程度の熱処理を施し、低抵抗のCoSi2層(図示せ ず)を形成する。

【0120】次いで、図45および図46に示すよう に、半導体基板1上に酸化シリコン膜21を堆積した の表面を平坦化する。

【0121】次に、フォトレジスト膜(図示せず)を、 マスクに酸化シリコン膜をドライエッチングすることに よって、n⁺型半導体領域(ソース、ドレイン)および p⁺型半導体領域18(ソース、ドレイン)上にコンタ クトホールC1および配線溝HMを形成する(図49参 照)。また、転送用MISFETQt1、Qt2のゲー ト電極G上にコンタクトホールC1を形成する。一方の 配線溝HMは、駆動用MISFETQd1のドレイン上 から負荷用MISFETQp1のドレイン上を経由し、 駆動用MISFETQd2のゲート電極上まで延在して いる。また、他方の配線溝HMは、駆動用MISFET Qd2のドレイン上から負荷用MISFETQp2のド レイン上を経由し、駆動用MISFETQd1のゲート 電極上まで延在している(図49参照)。

【0122】次いで、図47、図48および図49に示 すように、C1および配線溝HM内に導電性膜を埋め込 むことによりプラグP1および配線MD1、MD2(導 電層)を形成する。図49は、メモリセル約1個分の領 域を示す半導体基板の平面図であり、図47、図48 は、それぞれ図49のA-A断面図、B-B断面図であ る。これらを形成するには、まず、コンタクトホールC 1および配線溝HMの内部を含む酸化シリコン膜21の 上部にスパッタ法により膜厚10nm程度のTi膜(図 示せず) および膜厚50nm程度のTiN膜(図示せ ず)を順次し、500~700℃で1分間熱処理を施 す。次いでCVD法によりタングステン膜を堆積し、酸 化シリコン膜21の表面が露出するまでエッチバックも しくはCMPを施し、コンタクトホールC1および配線 溝HM外部のTi膜、TiN膜およびタングステン膜を 50

除去する。

【0123】次いで、図50および図51に示すよう に、酸化シリコン膜21、プラグP1および配線MD 1、MD2上に膜厚5nm程度の窒化シリコン膜23を 形成する。この窒化シリコン膜23は、下部電極となる 配線MD1、MD2と後述するフローティング電極24 との間に形成され、容量絶縁膜となる。

【0124】次に、図52、図53および図54に示す ように、窒化シリコン膜23上に、スパッタ法により膜 10 厚50nm程度のタングステン膜を堆積し、パターニン グすることによって、配線MD1、MD2上に延在する フローティング電極24を形成する。図54は、メモリ セル約1個分の領域を示す半導体基板の平面図であり、 図52、図53は、それぞれ図54のA-A断面図、B -B断面図である。このフローティング電極24は、プ ラグP1上に延在しないようパターニングする(図54 参照)。

【0125】以上の工程により配線MD1と、窒化シリ コン膜23とフローティング電極24とで構成される容 後、酸化シリコン膜21の表面をCMP法で研磨してそ 20 量Ca1と、配線MD2と、窒化シリコン膜23とフロ ーティング電極24とで構成される容量Ca2を形成す ることができる。即ち、配線MD1とMD2との間(蓄 積ノードAB間)には、容量Ca1とCa2が直列に接 続されることとなる。

> 【0126】このように、本実施の形態によれば、配線 MD1、MD2上に、窒化シリコン膜23を介してフロ ーティング電極24を形成したので、SRAMのメモリ セルに入射したα線によるソフトエラーを低減すること ができる。

【0127】また、配線MD1、MD2は埋め込み配線 であるため、窒化シリコン膜23の平坦性を確保するこ とができ、容量の信頼性を向上させることができる。

【0128】また、フローティング電極24は、図55 に示すように、メモリセルMC毎に、分割された状態で 配置されているので、実施の形態1と同様に、フローテ ィング電極FEが不良になるためには、フローティング 電極FEと配線MD1との間の耐圧が不良であり、か つ、フローティング電極FEと配線MD2との間の耐圧 が不良である場合に限られるため、歩留まりの低下を回 40 避することができる。図55は、メモリセル約4個分

(縦2個×横2個)の領域を示す半導体基板の平面図で

【0129】また、例えば、蓄積ノードAおよびBに、 それぞれ接続される下部電極(LE)および上部電極 (UE) を設ける場合には、これらの電極と蓄積ノード AおよびB (ソース、ドレイン) とを接続するためのス ルーホールを形成しなければならず、マスク数や工程数 が増加し、また、容量絶縁膜の品質が劣化するといった 問題が生じる。

【0130】このような下部電極および上部電極を設け

る工程例を説明する。まず、図62 (a) に示すよう に、駆動用MISFETQd1のドレイン上の層間絶縁 膜THを除去し、コンタクトホールCAを形成した後、 このコンタクトホール内に金属層を埋め込むことにより プラグPAを形成し、このプラグPA上に下部電極LE を形成する。次いで、図62(b)に示すように、この 下部電極LE上に容量絶縁膜CZを形成し、この後、図 62 (c) に示すように、容量絶縁膜CZ上のレジスト 膜(図示せず)をマスクに、駆動用MISFETQd2 ンタクトホールCBを形成する。次に、図62(d)に 示すように、このコンタクトホールCB内に金属層を埋 め込むことによりプラグPBを形成し、さらに、このプ ラグPB上に上部電極UEを形成する。その結果、下部 電極 (LE)、上部電極 (UE) および容量絶縁膜CZ によって、蓄積ノードAB間に容量が形成される。

23

【0131】しかしながら、前述の工程の場合、コンタ クトホールCA、下部電極LE、コンタクトホールCB および上部電極UEをパターニングするための4枚のマ スクが必要であり、また、工程数が増加する。

【0132】これに対して、本実施の形態によれば、フ ローティング電極FEをパターニングするだけでよく、 マスク数および工程数の削減を図ることができる。

【0133】また、図62(a)~(d)の工程におい ては、膜質の向上が要求される容量絶縁膜CZ表面が、 レジスト膜の形成、ホトリソグラフィー、エッチングお よびレジスト膜除去といった種々の工程に晒されるた め、容量絶縁膜の品質が劣化してしまい、歩留まりの低 下に繋がるおそれがあった。

【0134】これに対して、本実施の形態においては、 容量絶縁膜CZ上にレジスト膜を形成することがなく、 容量絶縁膜の膜質を向上させることができる。その結 果、歩留まりを向上させることができる。

【0135】次いで、フローティング電極24上に層間 絶縁膜を介し第1層配線M1および第2層配線M2が形 成される。引き続き、これらの配線の形成工程について 図56~図61を参照しながら説明する。

【0136】まず、図56、図57および図58に示す ように、フローティング電極24上に、酸化シリコン膜 25をCVD法により堆積する。次いで、プラグP1上 40 の酸化シリコン膜25および窒化シリコン膜23をエッ チングにより除去することによりコンタクトホールC2 を形成する。図58は、メモリセル約1個分の領域を示 す半導体基板の平面図であり、図56、図57は、それ ぞれ図58のA-A断面図、B-B断面図である。

【0137】次いで、コンタクトホールC2内に導電性 膜を埋め込むことによりプラグP2を形成する。まず、 コンタクトホールC2の内部を含む酸化シリコン膜25 の上部にスパッタ法により膜厚10mm程度のTi膜

堆積し、次いでCVD法によりタングステン膜を堆積 し、酸化シリコン膜25の表面が露出するまでエッチバ ックもしくはCMPを施し、コンタクトホールC2外部 のTi膜、TiN膜およびタングステン膜を除去するこ とによりプラグP2を形成する。

【0138】続いて、酸化シリコン膜25およびプラグ P 2 上に、第 1 層配線M 1 を形成する。まず、スパッタ 法により膜厚10nm程度のTi膜(図示せず)および 膜厚50nm程度のTiN膜を順次堆積し、次いでCV のドレイン上の層間絶縁膜を除去(エッチング)し、コ 10 D法によりタングステン膜を堆積し、パターニングする ことにより第1層配線M1を形成する。第1層配線M1 のうち、転送用MISFETQt1とQt2のゲート電 極GをプラグP1、P2を介して接続する第1層配線M 1はワード線WLとなる。

> 【0139】次いで、図59、図60および図61に示 すように、第1層配線M1および酸化シリコン膜25上 に、酸化シリコン膜27をCVD法により堆積し、次い で、第1層配線M1上の酸化シリコン膜27をエッチン グにより除去することによりコンタクトホールC3を形 20 成する(図61参照)。

【0140】次いで、コンタクトホールC3内に導電性 膜を埋め込むことによりプラグP3を形成する。このプ ラグP3は、プラグP2と同様に形成する(図61参 照)。

【0141】続いて、酸化シリコン膜27およびプラグ P3上に、第2層配線M2を形成する(図59、図61 参照)。まず、スパッタ法により膜厚10nm程度のT i膜(図示せず)および膜厚50nm程度のTiN膜を 順次堆積し、次いで膜圧300nm程度のアルミニウム 30 膜を形成し、パターニングすることにより第2層配線M 2を形成する。

【0142】この2層配線M2を介して駆動用MISF ETQd1およびQd2のソースに基準電位(Vss) が供給され、負荷用MISFETQp1およびQp2の ソースに電源電位 (Vcc) が供給される。また、転送 用MISFETQt1、Qt2の一端と接続された第2 層配線はデータ線(DL、/DL)となる。

【0143】以上の工程により、図38を用いて説明し たSRAMメモリセルが、ほぼ完成する。

【0144】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。 【0145】なお、実施の形態2および3においては、 半導体素子としてMISFETを形成したが、MISF ETに限られず、バイポーラトランジスタ等の他の素子 を形成することもできる。

[0146]

【発明の効果】本願において開示される発明のうち代表 (図示せず) および膜厚 50nm程度のTiN膜を順次 50 的なものによって得られる効果を簡単に説明すれば、下

30

記のとおりである。

【0147】半導体集積回路装置の電源配線および接地配線上に絶縁膜を介して延在する導電性膜を形成したので、電源配線および接地配線上のノイズを低減することができる。また、この導電性膜を複数に分割することにより歩留まりを向上させることができる。また、この導電性膜を金属膜とすることで、キャパシタの過渡応答を良くすることができる。

25

【0148】また、それぞれのゲート電極とドレインとが交差接続された一対のnチャネル型MISFETを構成要素とするメモリセルの一対のnチャネル型MISFETのゲート電極とドレインとを接続する第1および第2の導電層上に容量絶縁膜を介し第3の導電層を形成したので、メモリセルに入射したα線によるソフトエラーを低減することができる。

【0149】また、メモリセルをマトリックス状に複数 配置したメモリセルアレイにおいてこの第3の導電層を メモリセルごとに分割したので、歩留まりを向上させる ことができる。

【0150】また、集積度の向上、ノイズ低減用キャパ 20シタの形成工程の削減や信頼性の向上を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図2】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図3】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図4】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図5】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部平面図である。

【図 6 】キャパシタ歩留まりと分割数(N)との関係を示す図である。

【図7】本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図8】本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図9】本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図10】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図11】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図12】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図13】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図14】本発明の実施の形態2である半導体集積回路

装置の製造方法を示す基板の要部断面図である。

【図15】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図16】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図17】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図18】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図19】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図20】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図21】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図22】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図23】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図24】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図25】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図26】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図27】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

·【図28】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図29】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図30】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図31】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図32】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図33】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

40 【図34】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図35】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図36】本発明の実施の形態である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図37】本発明の実施の形態である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図38】本発明の実施の形態5であるSRAMのメモリセルを示す等価回路図である。

0 【図39】本発明の実施の形態5である半導体集積回路

装置の製造方法を示す基板の要部断面図である。

【図40】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

27

【図41】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図42】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図43】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図44】本発明の実施の形態5である半導体集積回路 10 24 フローティング電極 装置の製造方法を示す基板の要部平面図である。

【図45】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図46】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図47】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図48】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図49】本発明の実施の形態5である半導体集積回路 20 BP ボンディングパッド 装置の製造方法を示す基板の要部平面図である。

【図50】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図51】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図52】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図53】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図54】本発明の実施の形態5である半導体集積回路 30 FE1 フローティング電極 装置の製造方法を示す基板の要部平面図である。

【図55】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図56】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図57】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図58】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図59】本発明の実施の形態5である半導体集積回路 40 LI ローカルインターコネクト配線 装置の製造方法を示す基板の要部断面図である。

【図60】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図61】本発明の実施の形態5である半導体集積回路 装置の製造方法を示す基板の要部平面図である。

【図62】 (a) ~ (d) は、本発明の実施の形態5の 効果を説明するための図である。

【符号の説明】

- 1 半導体基板
- 2 素子分離

- 3 p型ウエル
- 4 n型ウエル
- 9 ゲート電極
- 14 n 型半導体領域
- 15 酸化シリコン膜
- 16 サイドウォールスペーサ
- 18 n +型半導体領域
- 21 酸化シリコン膜
- 23 窒化シリコン膜
- - 25 酸化シリコン膜
 - 27 酸化シリコン膜
 - 201 素子形成領域
 - 202 コア領域
 - A、B 蓄積ノード
 - An1、An2 活性領域
 - Ap1、Ap2 活性領域
 - Ba バリア膜
 - BM バリアメタル膜 (バリア層)

BPn、BPo、BPa、BPb ハンダバンプ電極

- C1~C7 コンタクトホール
- CA、CB コンタクトホール
- CZ キャパシタ絶縁膜(容量絶縁膜)
- CZ1 キャパシタ絶縁膜
- CZ5~CZ7 キャパシタ絶縁膜
- Ca₁、Ca₂ キャパシタ (容量)
- DL、/DL データ線
- FE フローティング電極
- - FE5~FE7 フローティング電極
 - G ゲート電極
 - H 配線溝用絶縁膜
 - HM 配線溝
 - HMa、HMb 配線溝
 - Ha 窒化シリコン膜
 - Hb 酸化シリコン膜
 - INV1、INV2 CMOSインバータ
 - LE 下部電極
- - M 銅膜
 - M1、M1a、M1b 第1層配線
 - M2 第2層配線
 - M3 第3層配線
 - M4 第4層配線
 - M5、M5a、M5b 第5層配線
 - M6a、M6b 第6層配線
 - M7、M7a、M7b 第7層配線
 - MC メモリセル
- 50 MD1 配線

MD2 配線

Ma、Mb 配線

P1~P7 プラグ

PA、PB プラグ

PV パッシベーション膜

Qd1 駆動用MISFET


Qd2 駆動用MISFET

Qpl 負荷用MISFET

Qp2 負荷用MISFET


【図1】

図 1



【図3】

Ø 3



【図8】

· 🗷 8

Qt1 転送用MISFET Qt2 転送用MISFET

TH 層間絶縁膜

TH1~TH7 層間絶縁膜

UC ユニットキャパシタ

UE ユニット電極


UE 上部電極

W タングステン膜

WL ワード線


【図2】


2 2




【図4】

図 4









【図7】

図 7




【図9】

Ø 9




【図10】

2 10




[図11]

図 11




[図12]

图 12




[図13]

Ø 13




[図14]

図 14




【図30】

Ø 30




【図15】

Ø 15




[図16]

Ø 16




[図31]

Ø 31



【図32】

⊠ 32




【図17】

図 17


【図38】

図 38




【図18】

図 18



【図33】

【図34】





【図19】

図 19




図 40






【図43】

27 43




【図20】

図 20




【図36】

Ø 36



【図35】


Ø 35




[図21]

図 21









【図48】

Ø 48




【図22】

2 22




【図39】

27 39



【図37】


Ø 37




[図23]

【図51】

2 51






[図24]

000000000000000000000000 aaabaaaaaaaaaaqaaa

[図29]


図 29




[図42]



27 45






【図25】

25






8 G 18 16 0 2 21

【図57】

Ø 57





【図26】

2 26

【図60】

2 60







[図44]

27 44

【図47】


図 47






【図27】

27



【図28】

28




【図50】

图 50

【図52】


⊠ 52


(d)





【図62】

2 62










【図41】 [図49] 【図56】 【図54】 **Ø** 56 【図58】 【図59】 Ø 58


【図55】



X

【図61】

Ø 61



フロントページの続き

F ターム(参考) 5F038 AC02 AC05 AC15 AC18 BE07 BH19 CA10 CD02 CD03 CD18 CD20 DF05 EZ11 EZ20 5F083 BS05 GA12 GA18 JA06 JA36 JA37 JA39 JA40 MA06 MA18 MA19 NA08 PR40